Cell的基本操作介绍
下面简单介绍下NAND cell的基本操作，有三类：Read（读），Program（写），Erase（擦）。
读取操作（Read）
我们从最简单的SLC来讲。它能存储两个状态0和1。我们知道Cell存储信息的原理，是把电子注入或清出FG。因此，在已擦除状态下，FG里的电子清出，留下正电荷；而写入状态下，FG里注入了电子，储存了负电荷。
检测FG里是否存有电子，是通过沟道里是否有Cell电流 I_cell 来判断的。在CG电压为零时，V_gate=0V，如FG是擦除状态，带正电，那么沟道相当于已经有正压，是开启状态有电流通过，状态为“1”。相反，如果FG被写入电子，带负电，则沟道关闭，没有 I_cell 电流，状态为“0”。
Cell read operation
前篇提过，读操作是以Page为单位的，对应同一条WL上（Row）的所有Cell。待读取的WL，是0V，其余WL加V_passR （6V），使得不读取的Cell沟道打开。这里V_passR还会造成Read disturb，将来会说到。
写入（Program）和擦除（Erase）操作
NAND写入操作时，电子注入FG的方式是Fowler-Nordheim（FN）injection。擦除操作时，老式NAND采用Drain FN ejection，现在的NAND采用Channel FN ejection。FN tunneling是一种量子隧穿效应，需要施加的电压更小，电流和功耗很低，对氧化层的损伤更小。
写入Cell时，CG施加电压V_pgm，substrate/source/drain都保持0V。电子通过FN隧穿进入FG，导致cell Vt升高（变正）。Cell Vt变化多少，与CG上施加的电压大小和时长成正比。写入也是以Page为单位，即同一条WL上的Cell同时写入。具体做法是在CG加V_pgm前，先把要写入的数据置于BL上。数据“0”的BL电压为0V，正常写入后Cell Vt变大（2V）。数据“1”的BL上施加V_cc，Cell进入Program inhibit模式，此时沟道电压为V_boost = V_cc - Vt。V_boost降低了CG和channel间的电势差，阻止FN隧穿，使得Cell Vt保持擦除状态(-3V)。不写入的WL，施加V_pass，将沟道打开。至此，一页Page数据写入完成。写入后，会进行写入验证，操作与Read几乎相同，完成的Cell自动进入Program inhibit模式，未达标的Cell进入下一个写入-验证周期。整个Block的写入顺序通常是从Source到Drain，逐条Row （WL0 -> WL31）写入。
擦除时，CG保持0V，substrate（p-well）上施加V_era，将电子清出FG，Cell Vt降低（变负）。擦除操作以Block为单位，整个block的WL接地0V，擦除脉冲（20V）施加到p-well和n-well上。不擦除的Block将WL floating，则Channel和CG的电势差不足以擦除，数据得以保留。NAND不在乎over-erasure，所以一般FG会带正电，Cell Vt到（-3V）。完成擦除后，会立即验证，CG加0V，Source加Vcc，Drain加0V。然后使Drain Floating，如果有Cell没有擦除完成，那么对应String没全部打开，Drain对应BL回不到高电平，则重复擦除操作。
增量步进脉冲编程Incremental Step Pulse Programming (ISSP)
NAND写入的一个重要技术是ISSP，可以有效降低Cell Vt的分布发散，解决工艺和环境影响Cell的快速写入问题。事实上，由于制造工艺和使用环境的影响，Cell与Cell之间有些许差异，有的Cell写入偏快，有的Cell写入偏慢。所以，在一次固定脉冲和时长的写入操作后，一页Page的Cell Vt也会有发散，有的Cell还没到需要的Vt，而有的Cell已经注入了过量电子。为了避免过量注入，就只能用较小的写入脉冲去尝试，但这样写入速度就被最慢的Cell拖累。
ISSP技术通过多次脉冲-验证周期，逐次提高脉冲幅度，来减少写入-验证周期，提高效率。具体来说，初始写入脉冲为15.5V，之后每次增加0.5V，直到20V。因为FN隧穿概率与电压之间是指数级的关系，所以通过一次1V增量的ISSP，可以达到5次固定脉冲的效果。ISSP实现了Cell Vt分布和写入效率的优化，也提高了Cell的良率。
