α和β都是常数。其中的关键是FG到Channel的电势差V_tun，X_tun是氧化层厚度。计算电势V_tun
从之前Cell的示意图可以知道，FG的电势是由CG上的电压Vg来控制的。我们可以用一个简单的串联电容模型来计算FG上的电势V_tun，C_pp是CG到FG的电容，C_tun是FG到沟道的电容。那么，在写操作时，Vg耦合到V_tun，引入耦合系数K_w：
V_{tun}=V_g\cdot K_wK_w=C_{pp}/(C_{pp}+C_{tun})在擦除操作时，Vg=0，V_well耦合到V_tun，引入耦合系数K_e:
V_{tun}=V_{well}\cdot K_eK_e=1-C_{tun}/(C_{pp}+C_{tun})考虑到FG中存在电荷Q_fg的情况，上面的耦合关系修正为：
V_{tun}=V_g\cdot K_w+Q_{fg}/(C_{pp}+C_{tun})V_{tun}=V_{well}\cdot K_e-Q_{fg}/(C_{pp}+C_{tun})Cell Vt的计算方法
FG中没有电荷时，初始阈值电压为V_ti，它由工艺和使用环境决定。FG中存储电荷后，阈值电压变化：
\Delta V_t=-Q_{fg}/C_{pp}因此在写入或擦除后，Cell的Vt如下，Vtw是写入后的Vt，Vte是擦除后的Vt：
V_{tw}=V_{ti}-Q_{fg}/C_{pp}=V_{ti}+V_g\cdot (1-V'_{tun}/(K_w\cdot V_g))V_{te}=V_{ti}-Q_{fg}/C_{pp}=V_{ti}-V_{well}\cdot (K_e/K_w-V'_{tun}/(K_w\cdot V_{well}))其中写/擦后的V'tun与氧化层厚度有关，假设脉冲时间够长，FN隧穿达到平衡，则可以用最低电场10^7V/cm来近似求得。
我们希望写入和擦除状态的Vt差距越大越好，即Cell window大。那么从公式中可以看出，要求耦合系数越大越好，靠近上限1。回到耦合系数Kw和Ke的定义，容易知道，减小Ctun，增大Cpp，可以提高耦合系数。在图像中，要降低FG到沟道的电容，可以用更厚的隧穿氧化层。然而，从E=V'tun*Xtun，能预测到，隧穿氧化层越厚，Cell window反而越小，应选择适中厚度。所以，通常在固定Tunnel oxide厚度情况下，我们应尽量增大CG对FG的电容，以获得更好的控制。这可以通过更薄的IPD，或更大的包裹面积来实现。实际上典型的耦合系数越0.6
这里一个重要的结论是，如果用相同的脉宽，写入操作后的Cell Vt变化量与V_pgm变化量成正比。将会在ISPP和Vt window设置中用到。
