LPDDR5 SDRAM的模式寄存器分配与定义
下表展示了LPDDR5SDRAM的模式寄存器配置。各寄存器标注方式如下:可读不可写标记为'R'，可写不可读标记为'W'，可读可写标记为'R/W'。模式寄存器读取指令用于读取寄存器内容，模式寄存器写入指令用于修改寄存器数据。LPDDR5设备为部分只读模式寄存器提供了额外 MRR 功能，这些寄存器存储着关键的内存系统配置和状态信息。
注1：写入操作期间RFU位应设为‘0’。
注2：所有标注为RFU或只读模式的寄存器在读取时应返回未定义数据。
注3：所有标注为RFU的寄存器禁止写入。
注4：对只读寄存器的写入操作不会影响设备功能。
注5：为确保正常运行，除“保留”和“RFU”寄存器外，所有可写入模式寄存器均应设置为指定数据。
关键寄存器说明以及术语解释
LPDDR5为了在频率切换时候能够让DRAM快速切换到正常工作模式，引入了一个地址对应3个寄存器。这3个寄存器对应3个频点设置。这样在DRAM频率切换时候，只通过模式寄存器的MR16-OP[3:2]选择操作模式，可以让对应的寄存器配置立刻生效，而不需要controller再重新配置多个寄存器。
从表可以看出，只有可写的寄存器每个地址对应三个寄存器，写哪个频点寄存器是由MR16-OP[1:0]写使能决定的。
注1：字节模式设备仅支持字节模式延迟。
注2：LPDDR5 sdram支持分离S NT-ODT时序作为可选功能。
注3：增强型 WCK Always On模式为可选功能。
注4：优化刷新功能适用于自刷新模式。
注5： DMI 行为模式2与 DMI 行为模式选择（读取FIFO及读取DQ校准）为可选功能， DMI 行为模式可通过MR13 OP[4]选择。
注6：统一NT-ODT行为为可选功能。
NT-ODT:非目标-片上终端电阻
当多rank多die的lpddr5连接到ctrl时候，命令总线和数据总线会分时复用。
复用通过cs选择对应的die。下面示例是关于不同rank，不同io位宽的拓扑结构。
1. 2Gb通道容量：只有一个2Gb的内存芯片连接到LPDDR5 IOs。
2. 4Gb通道容量：有2个2Gb的“宽度级联”芯片，也称为2-rank配置。通过设置ChipSelect0（CS0引脚）访问Die-A，使用CS1引脚选择Die-B。但是，两个die共享相同的地址和数据总线，因为一次只有一个Chip Select引脚是活动的。
3. 8Gb通道容量：有4个2Gb die。与4Gb容量类似，有2-rank。但在每个rank中，有2个“宽度级联”的DIE，即每个DIE配有x8的宽度。
当复用的总线访问其中一个DIE时候，另一个DIE会反射信号，引入干扰。NT-ODT使能可以打开非目标DRAM的ODT，减少减少传输干扰。注5：启用 DVFSC 的16B模式支持最高1600Mbps（≤1600Mbps）。
注6 各Bank/BG支持的操作数据传输速率如下。
·超3200Mbps的BG模式（>3200Mbps）。
·全数据速率范围的8B模式。
·16B模式，传输速率等于或小于3200Mbps（≤3200Mbps）。
MR8包含die的硬件信息，预取大小，die的容量，IO位宽
MR11寄存器定义了DQ-ODT阻值设置，以及NT-ODT使能位，CA-ODT阻值设置。
MR17控制CK,CS,DQ,CA的ODT使能。与MR11配合使用，MR11设置对应的ODT值。
MR18针对WCK与wck ckratio的设置。
MR19寄存器用于动态电压频率切换时候的配置。DVFSC是切换COER的电压和频率。DVFSQ是调整IO的电压和频率。如果要使用DVFSC和DVFSQ,需要给DIE两个电源轨道提供不同的电压。有的DRAM可能不支持WCK2DQ OSC功能。
MR28寄存器用于配置ZQ电阻校正的活动。
