光互连商业落地面临的三大挑战
核心互连技术路线的演进与选择
国内光通信产业面临的六大短板
CPO时代的新技术：量子点（QD）激光器、量子点光频梳
Optical Interposer 与smart FAU
AI 场景对光模块的三大核心诉求
耦合技术、调制技术、接收技术
CPO商业化面临的多重挑战
光电融合技术作为打通计算内核、节点互联与算力网络的核心纽带，正逐步深入应用于数据中心/智算中心，除已取得广泛应用的光模块外，目前已形成光电路交换（Optical Circuits Switching, OCS）、光电合封（Co-packaged Optics, CPO）、光 I/O（Optical Input/Output, OIO）、光电混合计算四大主流技术领域。
光互连商业落地面临三大挑战：可靠性、可制造性与标准化
技术路线的选择：CPO是目标，NPO是当下，OCS 另辟蹊径
功耗对比：带DSP的可插拔光模块 15–20W；LPO/NPO：约 10W；CPO（MZI）：约 5.8W；CPO（微环）：可降至5W以下
英伟达CPO改进方案-可插拔光纤插座：提高可维护性
依赖台积电65nm光工艺 + 先进电工艺 + 混合键合（EIC与PIC键合）
CPO封装内部：光引擎（OE）仍然固定焊接在基板上，不可插拔。
封装边缘：增加一个高精度光纤连接器插座（如MPO、MXC等），插座内部与OE的光端口（如光栅耦合器或边缘耦合器）精密对准并固定。
外部光纤：光纤跳线的一端插入该插座，另一端连接其他设备。
使用微环调制器（仅单波长，八路并行，单路200G，总吞吐1.6T）。
芯片顶部出光，边缘增加插座实现光纤可插拔。
🌟优点：当光纤损坏时，只需拔出光纤跳线，更换一根新的跳线重新插入插座即可。OE本身无移动或更换。
⚠️代价：插座会引入额外的光耦合损耗（通常0.5–1dB），且对机械对准精度要求极高。但在可靠性优先的AI集群中，可维护性的收益往往超过这些工程代价。
- 随着系统规模扩大、链路速率提升以及端口数量增加，OEO 转换引入的时延与功耗开销会被显著放大，逐步演变为影响系统整体性能与能效的关键因素。
- 优势：相比电交换机，OCS 光交换机避免使用光模块进行光电信号转换以及相应的数字信号处理（DSP），极大降低交换时延和设备功耗。
- 虽然前期投入高，但扛周期。因为它不处理数据包，只切换光路，所以对信号的传输速率和协议完全透明。需要升级速率时，只需更换两端的光模块即可，OCS硬件本身无需更换。谷歌宣称其OCS设备设计目标就能匹配三到四代电交换机的升级周期。
- 劣势：OCS并非在所有时延指标上都占优——在路径切换场景下，其重构时延较高，这是天然短板。但在流量模式相对固定、无需频繁切换路径的情境中，信号一旦稳定在既定光路上，传输效率反而更高。因此，OCS交换机适用于高吞吐、稳定的数据交换场景，尤其契合分布式AI模型训练架构中的东西向流量需求。OCS不适用于需要高频动态切换、强实时响应的流量。
东西向流量（East-West Traffic）指数据中心内部服务器之间的流量，区别于“南北向流量”（客户端 ↔ 服务器）。AI 训练（特别是大规模并行训练）严重依赖东西向流量。这些流量特征：
高带宽、低延迟要求：训练过程中，梯度同步、参数交换需要极快完成，否则 GPU 会空闲等待。
大量并发流：千卡、万卡集群中，任意两个 GPU 都可能通信。
路径固定且多跳：例如在 Clos / Fat-Tree 拓扑中，流量通常需要经过 Spine 层，存在固定的多跳路径。
相比之下，南北向流量往往经过较少的设备（服务器 ↔ 边缘路由器 ↔ 互联网），且用户对单次请求的百毫秒级时延容忍度更高。因此，优化东西向流量的 OEO 开销，成为提升整体集群效率和扩展性的关键突破口——这也是为什么谷歌、英伟达、微软等公司在大规模 AI 集群中积极引入 OCS 或光电混合交换。针对电交换机和OCS，都需要从“交换时延（Switching Latency）”和“传输时延（Propagation Latency）”这两个维度来进行比较。交换时延是设备“切换路径”的时间，而传输时延是光“跑在线上”的时间。
OCS的交换时延主要来自光开关的物理动作（如MEMS镜片的转动），而非复杂的包处理过程。因此，不同的实现技术会导致其交换时延存在巨大差距。当前主流是MEMS方案，硅光波导是终极方向
国内产业的六大短板
硅光工艺基底薄弱：AI急需的12寸硅光量产线缺位（8寸主要服务相干通信），海外流片周期已延长至8–9个月，迭代严重受阻。
电芯片（EIC）短板突出：高速驱动器和跨阻放大器（TIA）等关键电芯片，国内不具备自主设计制造能力。
高功率CW光源“卡脖子”：国内200mW产品良率仍极低，产能被挤压。
2.5D/3D光电合封经验不足：虽在电封装上有积累，但光-电一体化封装经验极度匮乏，远不如台积电、日月光的整合深度。
EDA工具链残缺：无法完成光电协同仿真、多物理场分析，制约设计与工艺迭代。
复合型人才极度稀缺：懂光、电、工艺、AI的综合人才薪资已上涨2–3倍，尤其是AI赋能的芯片设计与版图绘制，缺口巨大。
量子点激光器的优势
量子点激光器、量子点SOA（半导体光放大器）与量子点光频梳，本质上是同一种技术平台的三个呈现方式。量子点激光器是基础，量子点SOA利用了相同的材料平台，但舍弃了谐振腔结构，量子点光频梳则是在此平台上，通过锁模技术将单一光升维成多波长光源
| |
| |
P1：使用量子点半导体光放大器（QD SOA）对量子点多模锁模光频梳（QD ML-OFC）进行放大。“光频梳”这个名字是因为它的光谱形状像一把梳子，如p1红色光谱图，横轴是波长，“梳齿”就是多个离散的波长（传统激光器：通常只输出单个波长），纵轴是光功率。左图，横轴是注入电流，单位是mA（毫安）。纵轴是输出光功率，单位是mW（毫瓦）。这是一条典型的激光器 P-I 曲线（Power-Current Curve）。关键特征：低阈值电流，意味着激光器更容易“起振”发出激光，不需要注入很大电流就能开始工作 →省电。高斜率效率，每增加1mA电流，能多输出更多光功率。同样的光输出功率下，需要的驱动电流更小 →转换效率更高，进一步省电。P2：Limitations of QW lasers（量子阱激光器的局限性）。（1）对光反馈极度敏感 → 容易产生相干噪声和模式跳变，必须外加光隔离器（Isolator）。（2）高温性能差 → 高温下阈值电流激增、效率下降，必须使用TEC（热电制冷器）进行温度控制。量子阱代价：Isolator 成本高、集成度低、体积大。TEC 功耗高、集成度低。量子点激光器收益：光模块成本降低约20%。模块功耗降低约1/3。P3：What are III-V QDs（什么是III-V族量子点）在半导体激光器中，量子点和量子阱描述的是载流子（电子和空穴）被限制在几个纳米尺度空间内的“几何形态”。这是一种基于量子力学原理设计的材料结构。同一种材料（如InGaAs），既可以生长成二维的量子阱结构，也可以形成零维的量子点结构。从普通体材料激光器到量子阱、再到量子点激光器的升级，本质上是对增益区载流子的约束维度不断收紧的过程：体材料对载流子无约束，态密度分散，阈值高、温度稳定性差；量子阱引入一维约束（二维平面运动），态密度变为阶梯常数，阈值明显降低；量子点实现三维完全约束，具有δ函数般的态密度，只需极少量注入即可实现粒子数反转。约束越强，能态在能量上越集中。态密度越集中，填满能级所需载流子越少→ 阈值越低。三维约束最强，热逃逸最难 → 高温性能越好。载流子被锁在量子点内，漂移到缺陷的概率极低 → 缺陷不敏感。两大关键优势：
P4：Fabrication methods 量子点三种主流制备路线：- Self-Assembled Growth（自组装生长 / 外延生长）
- 基于Stranski-Krastanov（SK）模式：先形成湿润层（Wetting Layer），再因晶格失配应力自发形成量子点。
- 主要方法：MBE（分子束外延）和MOCVD（金属有机化学气相沉积）。
- 优点：高质量、精确可控，适合InAs/GaAs等III-V量子点。
- Colloidal Synthesis（胶体合成 / 溶液法）
- 缺点：晶体质量较低，稳定性较差，主要用于生物成像、LED等。
- Lithography & Etching（光刻 + 刻蚀 / 自上而下法）
- 优点：位置精确可控，适合量子计算等需要精确定位的应用。
目前激光器主要采用外延生长（MBE/MOCVD），因为它能提供最高的光学质量和电学性能，符合通信级量子点激光器的严苛要求。而胶体法和光刻法更多用于其他新兴领域。
量子阱 (QW)载流子仅在一个维度受限，量子点 (QD)空间三个维度完全限制，无法自由运动。因而具备一系列独特优势：
缺陷不敏感性： QD中载流子被局限在极小体积内，即使材料中有位错，也很难“碰”到。QW中载流子在大面积内漂移，极易被位错等缺陷捕获，一旦被缺陷捕获，电子与空穴通过缺陷能级复合发光（发热），导致效率骤降、器件发热、寿命缩短。因此量子点激光器对材料质量容忍度远高于量子阱。这一特性在硅基异质集成中具有关键意义。
硅基光电子集成面临的根本矛盾：硅本身不发光，必须引入III-V族材料（GaAs、InP等）作为激光器增益介质。但III-V与硅的晶格常数不同，直接外延会产生超高密度位错，导致激光器无法工作。传统解决方案——缓冲层技术极其昂贵、厚度大（数微米至十微米）、工艺复杂，且良率低。量子点激光器可以直接在硅衬底上生长，无需厚缓冲层，仅需薄层阻挡层，提高集成密度，提升可靠性。
高温稳定性：工作温度范围可达20～85°C，高温和低温性能均优于传统DFB激光器。
低阈值电流： 较传统DFB激光器降低数量级，功耗显著降低。
宽增益谱： 增益谱宽可达70nm，为多波长输出提供了物理基础。
多波长Combo梳齿光源方案
利用量子点宽增益谱特性，通过合理设计腔结构或注入电流，可让单个激光器同时稳定输出多个波长（如1270/1290/1310/1330nm四个CWDM波段）。这形成“梳齿”状的光谱，故称梳齿光源。
这意味着一个激光器即可替代四个传统单波长激光器，大幅减少光芯片用量，降低系统成本与体积。
配合WDM（波分复用）可实现极高通道密度。已有国际机构验证，通道数可达60+，单波速率50 Gbps，收发数据容量达4.6 Tbps+，传输距离120km。
作为CW光源替代传统方案
面向400G/800G/1.6T可插拔光模块，量子点激光器可作为高性能CW光源，主流功率覆盖70mW至100mW，未来将向200mW、300mW、400mW演进。在这一应用场景中，量子点激光器可替代传统DFB或EML作为光模块的外置光源，提供更优的性能与成本组合。
硅基片上集成路径
采用MOCVD与MBE两种外延手段，可实现大面积硅基量子点外延，并通过亚微米级精度的对准技术，将量子点激光器与硅光芯片进行片上集成，为下一步单片集成奠定基础。
总结
CPO成功的关键在于紧邻计算芯片的光学引擎，必须具备极致的耐高温性、高效率、紧凑性与高可靠性，这是传统光源无法企及的严苛标准。量子点光频梳正是为这一场景而生。
量子点光频梳能在一颗芯片上同时产生数十个稳定的波长通道，将带宽密度提升一到两个数量级。三维量子约束赋予其无需光隔离器、高温稳定运行、超长寿命等特性，核心价值在于提升了CPO内置光源的可行性，待硅基量子点外延工艺成熟，非常有希望成为主流方案。（2028年之后？）
无论是：
Scale Up：提高单通道速率（如从100G到200G/λ）
Scale Out：增加并行通道数（如从4通道到8通道、16通道）
Scale Across：跨领域集成（如CPO、OCS、光I/O）
都在向同一个方向收敛：把激光器单独拿出来（外置光源），其余所有功能器件（调制器、探测器、无源光路）高度集成在一起，被安装在一个衬底（Substrate）上，实现机械支撑和电气互联，形成一个高密度的集成光引擎。
传统的做法是：各个功能是分立器件（都是独立的、封装好的器件，不是集成在一起的），被贴装在PCB或普通电Interposer上，芯片之间通过打线（Wire Bonding）连接。
激光器发出的光，要么通过透镜耦合到光纤，要么经过隔离器、反射镜等元件，再进入调制器或探测器。这种光路通常需要有源对准（主动加光调试）。最终，所有这些组装成一个可插拔的光模块：光模块整体做成标准封装（如QSFP-DD、OSFP），可以插入交换机的面板端口。模块内部是分立器件 + 打线 + 光纤/空间光学。但问题是：当速率越来越高（单波200G以上）、通道数越来越多（32通道以上），信号严重衰减。于是，产业界提出了Optical Interposer（光学中介层）这个解决方案。
上下两层走电信号，中间一层走光信号。底层和顶层是金属布线（电互连），中间是光波导（光互连），各类功能芯片（激光器、调制器、探测器、TIA、Driver）全部通过Flip Chip Bonding（倒装焊）贴在Interposer表面。
Optical Interposer是一块大尺寸基板，负责全局光电转换与向下电信号传输。Smart FAU（见下文）则是一种微型Interposer，像插头一样挂载在大“三明治”结构的边缘，专门用于将外部光源高效、低损耗地耦合进系统。
Optical Interposer 的核心技术优势之一：无源耦合
传统方式（有源对准）：
Interposer方案（无源对准）：
核心优势之二：信号完整性极佳
核心优势之三：光路设计极其灵活
在Optical Interposer上，可以做很多传统方式难以实现的结构：
| |
|---|
| 平面45°反射镜 | 改变光路方向（比如将激光器发出的垂直光转为水平波导光） |
| 曲面反射镜 | |
| 波导上生长光栅 | 实现合波/分波功能（类似于AWG），可对激光器波长进行筛选 |
Optical Interposer是一个产业教科书级的基础技术平台，不属于任何单一公司，而是被台积电、博通、众多大厂共同布局和推进。
目前CPO仍采用外置光源，三代演进
第一代：传统分立式
第二代：Interposer 集成
第三代：Smart FAU
背景：第二代仍使用保偏光纤（PM Fiber）和 FAU，但保偏光纤不耐高温（无法过回流焊），且光纤与芯片耦合仍存在胶水、连接器等可靠性隐患。
传统光模块的制造，很大程度上还保留着“手工作坊”的痕迹（点胶水、对准、固化）。Question：良率极度依赖工艺熟练度，对于这些工艺的把控，是中际旭创这类组装厂的壁垒吗？这种壁垒在CPO时代如何延续？
做法：用另一颗 Interposer 芯片替代 FAU 和保偏光纤。这颗芯片是纯硅基的，表面制作光波导（用光刻机在硅片上刻画出来的，可以实现晶圆级测试和晶圆级组装），实现激光器出光到输出端口的低损耗路由。可集成光栅耦合器或边缘耦合器，支持垂直或侧面出光。
关键特性：
如何处理保偏光纤与非保偏光纤的混合架构，是目前包括英伟达在内的多家巨头正在探索的方向。
AI场景对光模块的核心诉求
光模块已发展近30年，长期以标准化产品为主。AI的出现带来了差异化需求——不同Hyperscaler拥有各自独特的网络架构和GPU选型策略，对光连接的要求也截然不同。这推动光模块从通用化走向定制化。
光模块提升的本质是"单通道速率×通道数"的双维度演进。对主流方案的横向对比：
100G/通道： 传统VCSEL、EML、硅光均可支持
200G/通道： EML和硅光均已验证，是1.6T OSFP的核心方案
400G/通道： EML有可行方案，硅光在OFC已有demo演示；薄膜铌酸锂同样可行；VCSEL基本排除
多通道集成（16通道及以上）： 硅光无障碍，是CPO/NPO/XPO方案的天然选择
光模块功耗的核心消耗者是DSP。降低功耗的路径，本质是逐步减少乃至去除DSP：
去掉部分DSP → LRO（低功耗减配模块）
去掉全部DSP → LPO（线性直驱光模块）
跳出模块范畴 → CPO/NPO（光电共封装）
台积电的CPO方案代表了行业最先进的实践：采用混合键合集成工艺（SOIC），光口IO的高密度接口处理，以及面向微环调制器的极致工艺控制，光电协同设计，缺一不可。台积电的SOIC混合键合技术将光电键合间距从传统flip-chip的>40μm缩小至几μm，光电互联密度大幅提升，电学参数性能更优。代价是光电协同设计的难度显著增加——光和电不再能独立设计，必须在统一框架下协同完成，这对设计流程和工具链提出了全新要求。
传统光模块的评价三角是带宽、成本、功耗。进入CPO时代，评价维度显著扩展：
可靠性（服务器级别的可靠性要求远高于模块级）
尺寸（芯片集成对面积极度敏感）
可制造性与良率（硅光芯片良率直接影响系统成本）
可维护性（CPO的维修替换比可插拔模块复杂得多）
硅光芯片与外部光纤的耦合有两种主流方式：
端面耦合（Edge Coupling）： 耦合损耗低（<1 dB可实现），3dB光谱带宽，目前400G/800G光模块的主流方案。
光栅耦合（Grating Coupling）： 历史上因耦合效率偏低（大量耦合能量损失至衬底）和光谱带宽较窄而逐渐被主流放弃，但其面耦合特性使得多通道高密度输入输出天然实现。CPO的光口数量可能达到数百路，这使光栅耦合的多通道密度优势重新凸显。
台积电通过在光栅下方引入背反射镜，将光栅耦合损耗降至1 dB以下，解决了效率这一最大痛点；多层光栅设计进一步拓宽了光谱带宽。综合来看，光栅耦合有望重新成为CPO方向的首选耦合方案。
调制技术路线对比
硅光中存在三种主要调制技术，各有不同的优劣势：
MZI（马赫-曾德尔干涉）调制器： 光谱带宽大、性能指标均衡，当前产业主流，但尺寸较大（几毫米），集成密度受限。在3.2T CPO方案中，若使用MZI，单颗硅光芯片尺寸需达1.5cm×1.5cm以上，难以满足CPO的尺寸约束。
微环（Micro Ring）调制器： 尺寸可做到极小，台积电CPO芯片采用微环方案后，单颗硅光芯片尺寸缩小至约6mm×10mm。但对工艺精度和温控要求极高，光电协同控制难度大。目前CPO领域关注的重点正是微环调制器。
EAM（电吸收调制器）： 尺寸小，对工艺容差和温度变化的敏感性均低于微环，本是理想的CPO候选方案。其制约因素在于工作波段（~1550nm附近），而数据中心主流连接在O波段（~1310nm）。若系统链路能整体转向C波段，EAM的潜力不可忽视。
薄膜铌酸锂、BTO等新材料： 进入CPO的可能性存在，但兼容性问题尚待解决。
产业界此前曾将硅光仅用于发射端，接收端采用分立方案，以规避硅光处理偏振态的复杂性。然而，CPO对集成度的极致要求使收发一体芯片成为必选项——若光芯片分为收发两块，对整个系统的集成度而言是不可接受的。
收发一体化带来的技术挑战包括：偏振处理、多通道串扰抑制，以及收发信号在同一芯片上的隔离设计，这些均需在统一设计框架中加以解决。
尽管技术路线逐渐清晰，CPO的大规模商业化部署仍面临诸多障碍：
技术门槛与产业链协同：研发周期长，投入大，需协调从上游材料到下游系统的庞大产业链，只有少数行业寡头具备这样的资源整合能力。
驱动力尚未到达拐点：当前CPO主要面向scale-out场景，体量相对有限，尚未形成足以引发全面部署的规模效应。
封装良率与可靠性：现阶段封装良率和长期可靠性仍是产业化的核心瓶颈。
行业标准缺失：CPO相关标准体系尚不完善，生态协同存在障碍。
光模块厂商的博弈：大量传统光模块厂商面临CPO浪潮下的定位重塑问题，XPO等方案在某种意义上是对CPO的一种商业抗衡。
议价权集中风险：若CPO市场由少数几家寡头主导，系统厂商在产业链中的议价地位将受到冲击。
