可以达到CG电压的80%，所以不会发生FN隧穿写入。成功的阻止效应，要求沟道自升压足够高。如果相邻String写入0即0V，那么自升压可能泄露到相邻String，自升压变小引起写入干扰。写入干扰与阻挡电压V_inh、写入脉冲延迟td，沟道掺杂等因素有关。首先看低掺杂（硼）情况，随着V_inh的提高，写入干扰变弱，表明沟道自升压由耦合决定。延迟5us和100us的写入干扰水平相当，说明漏沟道的电流很小。再看高掺杂情况，随着V_inh提高，写入干扰先改善后饱和。因为在高V_inh下，沟道漏电增强，自升压被部分消耗。这同样表现在不同脉冲延迟上，由于漏电流较大，100us延迟损失的自升压更多，所以写入干扰更严重。如果人为去掉模型中的BTBT过程，则高掺杂情况下，写入干扰继续随着V_inh增加而改善，证明漏电机制是String的BTBT。
然而，随着NAND cell的微缩，掺杂浓度需要提高以避免短沟效应。所以，BTBT漏电成为20nm以下结点的造成写入干扰的主要原因。
热电子注入机制
类似于读干扰中讲到的，写操作过程中，沟道内电势差形成的电场也会产生热电子，注入到相邻FG内从而改变Vt。传统写入干扰的特点是，整个String上的Cell都受影响，随V_pass的提高而减弱，Vt漂移的大小与写入循环次数NOP成对数关系。热电子注入机制的表现与之不同。
GIDL引起的热电子注入，主要影响在String两端的Cell，特别是靠近SGS的WL0，并且Vt漂移的大小随V_pass增加而变大。从机理上看，当String的沟道产生自升压时，SGS与WL0之间的横向电压达到1MV/cm，GIDL驱动热载流子，部分注入WL0的FG造成Vt漂移。这里Vt漂移的大小与NOP成线性关系。SGD附近也有类似现象，但因为SGD沟道的电势差更小，所以GIDL相对较弱。
针对GIDL热电子注入，一个很直接的解决方法是增加SGS到WL0之间的距离，则电场强度同比减弱。但随着Cell微缩，GIDL热电子问题仍然会出现。
另外一种热电子注入机制由DIBL引起，主要影响待写入WL相邻的Cell。图中WL15的Cell是关闭状态，S/D之间有自升压形成的电势差，造成穿通。这一过程产生的DIBL热电子部分注入WL16/17的FG，导致Vt漂移。Cell的Vt状态也有关系，高Vt状态的Cell沟道有着更强的势垒，所以DIBL的影响相对较弱。
沟道耦合
我们从沟道之间耦合的角度来分析写入干扰中自升压的流失过程。随着Cell尺寸微缩，沟道与沟道之间距离变近，耦合电容增强，CG到沟道的耦合占比变小，耦合效率减弱，所以自升压减小。容易想象，沟道到沟道的耦合与String上待写入的形式有关：Vcc-Vcc-Vcc模式，相邻String状态一致，耦合对自升压影响最小。0-Vcc-0模式，相邻String都是0V，所以自升压最差。0-Vcc-Vcc模式介于两者之间。
物理机制上说，相邻0V的String构成虚拟的Gate，在沟道侧壁上驱动GIDL电流发生，导致自升压电势迅速流失。这就解释了，随着V_pass电压抬高，自升压趋于饱和。GIDL电流主要通过BTBT产生，所以我们在之前看到，TCAD中关掉BTBT会大大减轻写干扰。
为了克服沟道-沟道耦合造成的写入干扰，1X-nm以下结点引入空气间隙AG技术，可以有效减小沟道之间的电容耦合，提高0-Vcc-0模式下，NAND容忍写入干扰的表现。
