模拟版图学习笔记2 | 夯实底层功底,吃透版图核心基础知识点

承接上一篇反相器 INV 版图绘制、日常实操快捷键以及 DRC、LVS 全套验证流程，咱们上篇主要练的是动手实操能力，这一篇就沉下心来补齐理论基础。很多新人画版图只会照着样板临摹，遇到报错就束手无策，本质就是底层知识没打牢，今天咱们把三个核心要点吃透，后续画复杂版图才能得心应手。

做版图设计永远绕不开工艺设计规则，这也是我们跑 DRC 验证最核心的判定标准，所有版图线条、器件摆放、走线打孔都必须严格遵守规则要求。

平时学习工作中，首先要熟练调取对应工艺的规则文档，能够自主查看每一层版图图层的规范要求，比如有源区、多晶硅、接触孔、各层金属线的最小宽度、最小间距、最小延伸距离，还有阱区尺寸、隔离距离、过孔排布规范等等。

千万不要凭着自己的感觉随意画图，不同工艺节点规则差异很大，老经验不能通用新工艺。日常绘图过程中，随时对照设计规则调整布局布线，从前期绘图阶段就规避大部分工艺违规问题，既能减少后期反复改 DRC 的时间，也能养成合规绘图的好习惯，真正做到每一步绘制都有理有据。

不少初学者一直把版图当成二维平面线条来画，这是非常大的误区，实际芯片是多层堆叠的立体结构，想要看懂内部构造，就一定要学会看剖面图。

版图剖面图可以清晰展现 MOS 管从底层衬底、阱区，到中层有源区、栅极，再到上层接触孔、金属走线的完整纵向堆叠结构。看懂剖面图，我们就能彻底明白每一层版图绘制的作用，清楚栅极为何要搭在有源区之上，源漏极如何通过接触孔连通金属线，也能理解电源偏置、隔离结构的设计逻辑，不再只知其形不知其意。

而棍棒图就是我们绘制版图前期最好的辅助草图，它简化掉所有尺寸细节，只用简单线条区分不同走线层次，提前梳理好整体电路拓扑结构。在正式动手绘制单元版图之前，先简单勾勒棍棒图，理清器件摆放位置、信号走线方向、电源与地的布线路径，提前规避线路交叉、接线错乱、布局不合理等问题，大幅提升绘图效率与正确率。

在 Cadence 绘图环境里，XL 联动模式是连接原理图和版图最重要的桥梁，也是我们做版图匹配、导出网表、运行 LVS 验证的前提，新手一定要重视起来。

简单来说，Layout XL 就是实现 Schematic 原理图与 Layout 版图双向互相对应的功能，开启 XL 模式之后，我们在原理图选中对应的器件、信号网络、输入输出引脚，都可以在版图界面快速高亮定位，反过来修改版图线路，也能同步对照原理图查看是否匹配。

平时绘制版图时，依托 XL 联动关系调用标准器件、对齐引脚网络，能够最大程度保证版图和原始电路设计保持一致。同时我们后续从原理图导出标准网表，依靠的也是稳定的 XL 对应关系，网表无误，后续跑 LVS 电路一致性检查才会更加顺畅，也能从根源减少器件参数不匹配、线路漏接错接、引脚缺失这类高频 LVS 报错。

版图学习向来都是实操搭配理论双向并进，上篇练熟绘图操作与验证流程，本篇筑牢工艺规则、结构认知、联动设计三大基础。

只有把基础知识点理解透彻，再结合日常不断动手实操练习，慢慢积累排查报错、优化布局的经验，才能摆脱只会临摹不会独立设计的困境。打好这些基本功，往后接触运放、基准源、锁存器等难度更高的模拟单元版图，学习起来也会轻松很多。