半导体学习笔记系列三·设备篇(下):抛光、测试与真空
一、配角也有春天
上篇我们聊了光刻、刻蚀、沉积这些”台柱子”，它们就像戏班子里的名角，一亮相就满堂喝彩。但一台好戏不能只靠主角，还得有人搬道具、拉幕布、打灯光。半导体产线也是一样——有些设备不直接”制造”芯片，但没有它们，芯片根本造不出来。化学机械抛光（CMP）就是这样的角色。它在整条产线里只占大约3%的价值，听起来像个跑龙套的。可就是这么个”龙套”，在28nm工艺节点上要来来回回折腾12到13次，到了3nm节点更是要干35到36次活。打个比方，CMP就像装修队里的打磨师傅，你家的地板漆得再漂亮，打磨不平整，后面全是白搭。再说测试设备。俗话说”没有测量就没有制造”，这话放在半导体行业简直是铁律。一颗芯片从裸硅片到成品，中间要经过几百道工序，每一道完了都得查——查厚度、查缺陷、查对准、查电性。测试设备就是产线上的”体检中心”，没有它，残次品会一路蒙混过关，直到最后才暴露，那时候损失可就大了。最后是真空技术。它甚至不算一台独立的设备，而是所有工艺赖以生存的”空气”。刻蚀要真空，沉积要真空，离子注入也要真空。没有真空，那些主设备就是一堆昂贵的废铁。二、CMP：化学机械抛光——把晶圆”打磨”成镜子
什么是CMP？
CMP全称化学机械抛光（Chemical Mechanical Polishing），是IBM公司在20世纪80年代搞出来的技术。说白了，它就是用化学反应软化晶圆表面，再用机械研磨把材料磨掉，最终实现原子级的平坦化。为什么要干这个？因为芯片是层层叠叠做出来的。你光刻完一层，再沉积一层介质或金属，表面就会变得凹凸不平，像被狗啃过的地毯。如果不把它磨平，下一层光刻的时候对焦就对不上，图案会变形，甚至短路。所以CMP的核心任务就一个字：平。图4-35 CMP设备及关键部件设备长什么样？
一台CMP设备主要由这么几个部分组成：载盘（把晶圆吸住并倒扣过来）、抛光垫（贴在研磨盘上的”砂纸”）、研磨盘（旋转的大盘子）、供液系统（滴研磨液）、清洗系统（抛完要洗干净），还有传送系统把晶圆搬来搬去。抛光垫通常用聚氨酯（Polyurethane）制成，表面布满微孔结构。这些微孔的作用是让研磨液均匀分布，同时还能把磨下来的碎屑带走。不同工艺阶段要用不同的抛光垫——粗抛时用硬垫，像粗砂纸；精抛时用软垫，像绒布。研磨液更讲究。它由两大类成分组成：一类是研磨颗粒，通常是二氧化硅（SiO₂）或三氧化二铝（Al₂O₃）的纳米级微粒，负责物理研磨；另一类是化学成分，酸性或碱性液体，负责跟被抛光的材料发生反应，把表面软化。两者配合，才能既磨得快又不伤底层。图4-36 CMP工艺流程三道工序，步步精细
粗抛：快速去除多余材料，速率可以达到每分钟100到500纳米。这时候表面还比较粗糙，RMS（均方根粗糙度）大于10纳米。目标是先把”高山”铲平。细抛：进一步提升平整度，用中等硬度的抛光垫和低浓度研磨液，RMS降到1到10纳米。这时候”丘陵”基本被削平了。精抛：优化平坦度到亚纳米甚至原子级，RMS小于1纳米。精抛的去除率极低，用的是定制化研磨液和柔软的抛光垫，相当于用天鹅绒擦镜子。CMP三个阶段及表4-12CMP用在哪儿？
层间介质平坦化（ILD CMP）：每做完一层金属布线，上面会沉积一层氧化物绝缘层。这层氧化物高低不平，CMP把它磨平，为下一层光刻做准备。这是CMP最传统、用量最大的应用。金属CMP：铜（Cu）或钨（W）沉积后形成金属互连线，多余的金属要用CMP磨掉，只留在沟槽里。这叫大马士革工艺。金属CMP比介质CMP更难控制，因为金属和介质的去除选择性要精确把握——磨少了金属残留，磨多了介质穿底。浅槽隔离（STI CMP）：在晶体管之间刻出浅槽，填入氧化物，再用CMP磨平。这是前段制程的关键步骤。CMP越多，工艺越先进
一个反常识的事实是：工艺节点越先进，CMP的次数反而越多。28nm节点上，整个流程需要12到13次CMP。而到了台积电的3nm工艺，这个数字暴涨到35到36次。为什么？因为层数多了、结构复杂了、材料种类也多了。每引入一种新的材料或结构，大概率就多几次抛光。所以CMP虽然是个”辅助工种”，但用量只增不减。谁在做CMP设备？
CMP设备市场由三大国际巨头主导：应用材料（Applied Materials）、泛林集团（Lam Research）、东京电子（TEL）。耗材方面，抛光垫主要是Rodel、陶氏化学；研磨液主要是日本Fujimi、Hinomoto Kenmazai，美国卡博特、杜邦等。国际公司占据全球90%以上的市场份额。国内企业在CMP领域也取得了一些进展，部分本土企业已经能提供研磨液和低端抛光垫，但高端产品仍然依赖进口。根据SIA的报告，CMP市场未来五年将以每年约5%的速度增长，2025年全球市场规模预计超过50亿美元。特别是在先进工艺节点（5nm及以下），CMP需求将进一步提升。CMP技术面临的挑战也不少。首先是缺陷控制——抛光过程中可能产生划痕、颗粒残留、腐蚀坑等缺陷，任何一种都可能导致芯片报废。其次是均匀性——一整片300mm的晶圆，边缘和中心的抛光速率必须一致，否则会出现”边缘效应”，导致良率下降。最后是终点检测——抛到什么时候该停？抛少了材料没除净，抛多了会损伤下层结构。工程师们开发了多种终点检测技术，比如光学反射法、电机电流法等，但每种都有自己的适用场景和局限。这些问题听起来像是”细节”，但在纳米尺度上，细节决定成败。三、测试设备：芯片的”体检中心”
半导体行业有句话：“没有测量就没有制造。”这不是标语，而是生存法则。一颗芯片从硅片到成品，要经过数百道工序，每一道之后都可能出问题。测试设备就是那个在关键时刻说”停”的人。测试设备大致可以分为四大类：材料性质检测、微观形貌检测、套刻精度与缺陷检测、电学性能表征。图4-37 半导体制造流程中所涉及的主要表征测试方法概略1. 材料性质检测：薄膜好不好，数据说了算
椭偏仪：用光”量”薄膜
椭偏仪（Ellipsometer）是一种用偏振光测量薄膜厚度和折射率的设备。原理说起来并不复杂：让一束偏振光照射到薄膜表面，反射光的偏振状态会发生变化。通过分析这个变化，就能反推出薄膜的厚度和光学性质。椭偏仪最大的优点是非接触、无损检测。它不需要碰到晶圆，扫一下就能知道薄膜有多厚。在半导体生产中，每一层沉积之后都要测厚度，椭偏仪就是这个环节的标配。它还能测折射率、消光系数，帮助工程师判断薄膜的质量和成分。四探针法：测电阻率的”老中医”
四探针法（Four-Point Probe）是测量薄膜电阻率最经典的方法。四根探针排成一排，外侧两根通电流，内侧两根测电压。通过测得的电压和电流，结合探针间距和薄膜厚度，就能算出电阻率。为什么用四根探针而不是两根？因为探针和晶圆接触本身会有接触电阻，两根探针测出来的结果包含了接触电阻的干扰，不准。四探针的设计巧妙地把接触电阻排除在外，测的是纯粹的薄膜电阻率。这就像老中医把脉，经验越丰富，号得越准。应力测量仪：晶圆”弯腰”的程度
薄膜沉积到晶圆上之后，由于热膨胀系数不匹配、晶格失配等原因，会产生内应力。这种应力会让晶圆弯曲——应力太大，薄膜会开裂、剥落，甚至把整片晶圆毁掉。应力测量基于斯托尼（Stoney）公式。核心思想很简单：测量晶圆在沉积薄膜前后的曲率变化，结合基底的物理参数，就能算出薄膜的残余应力。就像你铺了一张塑料膜在玻璃板上，膜收缩或膨胀，玻璃板就会微微弯曲。工程师用激光扫描晶圆表面，测出这个弯曲程度，Stress值就出来了。薄膜应力测量与Stoney公式2. 微观形貌检测：看见纳米世界的”眼睛”
扫描电子显微镜（SEM）：纳米世界的照相机
扫描电子显微镜（Scanning Electron Microscopy, SEM）用一束聚焦的电子束扫描样品表面。电子束打上去，会激发出次级电子和背散射电子。探测器把这些电子信号收集起来，转换成图像。表面凸起的地方信号强，看起来亮；凹陷的地方信号弱，看起来暗。SEM的分辨率可以达到纳米级，是观察芯片表面形貌的标配工具。但它只能看表面，而且样品必须放在真空里——电子在空气中跑不远。图4-41 扫描式电子显微镜原理图透射电子显微镜（TEM）：能看到原子排列的”透视机”
TEM（Transmission Electron Microscopy）跟SEM不同，电子束是穿透样品的。样品必须被切成极薄的片——厚度要小于200纳米。电子穿过样品后，在下面的探测器上形成投影图像。通过分析电子的散射情况，可以反推出样品内部的原子排列和晶体结构。TEM的分辨率比SEM更高，可以观察小于10纳米的结构，高分辨TEM（HRTEM）甚至能分辨大约1纳米的细节。但它制样困难，而且看到的只是二维投影，不是真正的三维结构，所以那些原子图像其实有点”虚拟”的味道。图4-42 TEM原理原子力显微镜（AFM）：用一根”针”感受表面
原子力显微镜（Atomic Force Microscopy, AFM）的原理跟SEM和TEM完全不同。它用一根极细的探针（针尖半径只有几纳米）在样品表面”划过”。针尖和表面之间的范德瓦尔斯力会让针尖上下起伏。这个起伏被激光反射系统检测到，记录下来，就得到了样品表面的三维形貌。AFM可以测量任何固体表面，不需要真空（虽然高分辨率时通常在真空或氮气环境中操作），而且分辨率可以达到亚纳米级。它最大的优势是能给出真实的三维高度信息，而不是像SEM那样的灰度图像。STM（扫描隧道显微镜）只能测导电材料，AFM没有这个限制，所以用途更广。图4-44 AFM原理3. 套刻精度与缺陷检测：对准了没？有瑕疵没？
套刻精度检测（Overlay）：纳米级的”对缝”
半导体制造是层层叠加的。光刻机在晶圆上曝光一层图案，下一层必须精确对准前一层，否则上下层的电路就连不上了。这种层与层之间的对准精度就叫套刻精度（Overlay）。Overlay设备用高精度光学或电子成像技术，扫描晶圆表面获取每一层图案的图像，然后与设计图进行对比分析。它能检测出图案之间的平移、旋转和缩放误差，精度达到纳米级。说白了，就是在几十纳米的尺度上检查”对缝”对得齐不齐。随着工艺节点推进，套刻精度的要求越来越严苛。7nm节点上，套刻误差要控制在2到3纳米以内——差不多是几个原子的距离。Overlay设备常与光刻机集成，实现全流程的精密控制。图4-45 overlay设备结构自动光学检测（AOI）：缺陷的”捕快”
自动光学检测（Automated Optical Inspection, AOI）是产线上最常用的缺陷检测设备。它用高分辨率相机或激光扫描系统获取晶圆表面图像，然后通过图像处理算法与标准图案比对，自动识别划痕、颗粒、裂纹、偏移等缺陷。AOI的特点是速度快、自动化程度高，可以集成到产线上实时监控。但它也有局限：光学分辨率有限，对于小于一定尺寸的缺陷就力不从心了。这时候需要电子束检测（E-beam Inspection）来补位——电子束的波长比光短得多，能发现更微小的缺陷，但速度也慢得多。图4-46 自动缺陷检测设备结构4. 电学性能表征：芯片到底能不能用？
前面的检测都是”看”和”量”，最终芯片好不好用，还得测电学性能。探针台（Probe Station）是电学测试的基础设备。它用极细的探针（直径几十微米）精确接触到晶圆表面的测试点上，然后连接到外部的测试仪器。探针台要解决的核心问题是：定位精度极高（微米级）、接触可靠、不损伤芯片。- I-V测试仪：测量电流-电压特性曲线，判断器件的导电性能。
- C-V测试仪：测量电容-电压特性，分析器件中的载流子浓度分布和缺陷特性。
- 深能级瞬态谱仪（DLTS）：分析材料中的缺陷能级，判断缺陷类型和浓度。
这些设备动辄上百万元甚至上千万元，不是所有公司都买得起。于是催生了半导体第三方检测行业。2016年中国半导体第三方实验室出具报告20万份，到2021年增长到了93.2万份，市场规模达到46.8亿元。中国赛宝、北软检测、广电计量等处于第一梯队，胜科纳米、季丰、金鉴等也在特定领域有竞争力。值得一提的是，测试设备领域国产化程度整体上还比较低，尤其是高端设备——高精度的椭偏仪、电子显微镜、高端探针台等，基本被国外厂商垄断。国内企业在AOI等部分领域有所突破，但在核心测量精度和稳定性上仍有追赶空间。这是一个慢功夫，需要时间和耐心。四、真空技术：所有工艺的”工作环境”
如果说光刻机、刻蚀机、沉积设备是厨师，那真空就是厨房。没有一间干净的厨房，再好的厨师也做不出好菜。什么是真空？
真空，说白了就是”气体压力低于大气压的状态”。1标准大气压等于101325帕斯卡（Pa），也等于760托（torr）。当容器内的气压低于这个值，就进入了真空状态。不过严格来说，“完全真空”是不存在的。即便人类目前能达到的最极端真空（约10⁻¹² Pa），1升的容器里还剩下大约10⁵个气体分子。所以真空其实是一个相对概念——气体分子够不够少，少到不影响你的工艺就行。真空基础概念与四个等级
真空的四个等级
工程上把真空分成四个等级，每个等级的物理特性截然不同：粗略真空：760~1 torr。气体分子还比较密集，气流呈黏滞流状态，分子之间频繁碰撞。家用吸尘器和真空包装就处在这个范围。中度真空：1~10⁻³ torr。气流从黏滞流过渡到分子流，热传导随压力变化明显。这个区间是一些粗真空泵的工作范围。高真空：10⁻³~10⁻⁷ torr。气体分子已经相当稀少，分子平均自由程（分子两次碰撞之间走的平均距离）大于容器尺寸。分子主要跟器壁碰撞，而不是互相碰撞。大多数半导体工艺设备需要这个级别的真空。超高真空：10⁻⁷ torr以下。气体分子极少，表面现象占主导。用于最精密的表面科学研究和部分前沿半导体工艺。气体分子在不同真空压力范围内的特性表4-13为什么半导体这么依赖真空？
第一，防止污染。空气中的水汽、氧气、灰尘都是半导体工艺的”天敌”。氧化会让金属表面生锈，水汽会影响薄膜质量，颗粒会造成缺陷。真空环境把这些问题源头的分子数量降到最低。第二，控制工艺。刻蚀和沉积工艺通常需要精确控制反应气体的种类、压力和流量。在真空环境中，工程师可以精确地引入所需的气体，排除不需要的气体，让反应按设计进行。第三，电子和离子需要自由飞行。电子束光刻、离子注入、溅射沉积等工艺中，电子或离子需要在设备中长距离飞行而不被撞偏。真空中的分子少，平均自由程长，电子和离子才能”一路畅通”到达目的地。第四，防止不期望的化学反应。有些材料在高温下遇氧会燃烧或变质，真空环境可以避免这些意外发生。真空泵：抽气的”大力士”
维持真空的核心设备是真空泵。但这里有个关键问题：没有一种真空泵能覆盖从大气压到超高真空的全部范围。就像没有一把扳手能拧所有规格的螺丝，不同的压力范围需要不同的泵。气体压缩式泵：用机械方式把气体从低压区压缩到高压区排出。旋片泵、隔膜泵、活塞泵都属于这一类。它们适合粗略真空和中度真空，是”粗活”的主力军。动量转移式泵：利用高速运动的叶片或蒸汽把气体分子”甩”出去。涡轮分子泵（用高速旋转的叶片）和扩散泵（用高速蒸汽射流）是典型代表。它们适合高真空和超高真空。吸附式泵：利用低温冷凝、化学吸附或物理吸附把气体分子”抓”住。冷冻泵（Cryopump）用极低温表面凝结气体，离子泵用电离后的气体分子吸附在电极上。这类泵没有排气口，适合超高真空，但需要定期”再生”。各类真空泵的工作压力范围图4-57实际应用中，通常需要多台泵组合使用：先用旋片泵把真空腔从大气压抽到粗略真空（这叫”前级泵”），再启动涡轮分子泵或扩散泵抽到高真空。有些极端应用还要加上冷冻泵或离子泵，进一步逼近超高真空。真空计：测量”什么都没有”
有了泵，还得有仪器测量真空度。真空计就是干这个的。跟真空泵一样，没有一种真空计能测全部范围。粗略真空常用热偶计或皮拉尼计，原理是利用气体热传导随压力变化的特性。中度到高真空常用电离计，通过测量电离后的离子电流来推算压力。超高真空需要更精密的仪器，比如改进型电离计或质谱仪。高真空泵系统组合图4-58真空系统不止于泵
一套完整的真空系统还包括：真空腔体（通常用不锈钢，要求低出气率）、密封件（O型环用于低真空，金属垫圈用于超高真空）、阀门（控制气体流动）、真空引入件（让电缆、信号线在不破坏真空的情况下穿过腔壁）等。每个部件都有讲究——材料选不对，会在真空中慢慢”放气”，破坏真空度；密封不好，外界气体会渗漏进来。真空技术在半导体制造中的应用无处不在。CVD（化学气相沉积）和PVD（物理气相沉积）需要真空来确保薄膜纯度和均匀性；干法刻蚀需要真空来维持等离子体的稳定；离子注入需要真空让离子束不受干扰地打到晶圆上；电子束光刻需要超高真空来避免电子散射；甚至连SEM和TEM这些检测设备的电子枪，也必须工作在真空环境中。可以这样说：真空是半导体制造的”底层基础设施”，它的重要性怎么强调都不过分。五、隐形的基础设施
CMP是”磨石”，测试设备是”镜子”，真空技术是”空气”。三者都不是产线上最耀眼的存在，但缺了任何一个，芯片制造就玩不转。CMP占产线价值只有3%，但随着工艺推进到3nm，它的使用次数翻了近三倍。测试设备贯穿制造全流程，“没有测量就没有制造”这句话在半导体行业不是修辞，而是铁律。真空技术更是所有工艺的基础环境——没有它，光刻、刻蚀、沉积、注入全部停摆。这些领域有一个共同点：国产化仍有巨大空间。CMP的高端研磨液和抛光垫、测试设备的高精度仪器、高真空泵和真空计，目前仍然主要依赖进口。国内企业在低端和中端市场已有布局，但高端产品与国际巨头还有差距。反过来看，这也是机会。半导体设备的市场逻辑是这样的：只要工艺还在进步，对这些”配角”的需求只会增不会减。而当我们谈论自主可控的时候，不能只看光刻机和刻蚀机这些明星——磨石、镜子和空气，同样是命脉。这个系列讲到这儿，关键半导体设备就聊得差不多了。下一篇我们换个视角，聊聊半导体材料——毕竟巧妇难为无米之炊，再好的设备没有好材料也是白搭。
