我们继续讲NAND flash的写入/擦除循环耐久度问题。容易想象，写入/擦除的FN隧穿电子，实际上会对Tox有一定损伤，这种损伤累积就会使Cell的性能和可靠性发生退化。
P/E循环退化
首先，退化影响的是Cell Vt，特别是擦除状态下的Cell。如果有电子被Tox内的缺陷俘获，Vt向正值方向漂移。并且，Tox内的俘获电子会减小擦除操作的电场强度，导致擦除电流变小，最终的Vt也向正值移动。我们对比不同脉冲强度波形下Cell Vt的漂移，可以看到P/E循环的作用。不论是强写入或强擦除电场情形A或C，Cell的Vt变化都更显著。在1k次循环前，Vt往负值移动，说明有更多空穴缺陷产生，且高场强产生的缺陷是低场强情形的10倍以上。循环次数再增加，电子缺陷增多开始占主导。观察100k处Vt变化的曲线，强电场情形的斜率更大，说明电子缺陷产生的速率也更快。比较A和C情形，强擦除电场导致的Vt移动更深，这是因为擦除电场产生的空穴集中在Si/SiO2界面，对Vt影响更严重。我们也能得到结论，写入/擦除脉冲对可靠性有重要作用，需要仔细设计和控制。
其次，写/擦循环会改变表面态和表面缺陷，引起Cell电流和迁移率的退化。观察高温250C 168H烘烤，循环100k次的Id-Vg曲线，我们能看到氧化层缺陷N_ot积累导致的中带隙电压V_mg漂移，以及表面电荷N_it积累导致的亚阈值斜率SS改变。
高温烘烤后，氧化层缺陷中的俘获电荷逸出，表面缺陷发生复合，所以Vt有一定恢复。分解来看，烘烤过程中SS导致的Vt变化量大于V_mg的作用，因此，我们可以说表面缺陷的产生和复合对NAND flash的退化和数据保存能力的效应非常重要。
此外，随着Cell的微缩，缺陷的非均匀分布也会引起不同。例如在Cell width方向，擦除电场集中于FG边缘，所以这部分的缺陷电荷俘获更多，擦除状态的Vt向正值移动，SS退化。相反写入操作电流集中在FG中心位置，所以写入电流不受影响。又例如Cell Length方向，非均匀的氧化层电荷与S/D有交叠，也会引起SS的变大或变小。当交叠区域较大，俘获电荷会阻止亚阈值区间S/D电子的进入，提高SS。当交叠较少时，氧化层电荷阻碍沟道内电流，又会降低SS。
应力诱导泄漏电流SILC (Stress-Induced Leakage Current)
P/E循环后，Tox中会积累电荷陷阱，这些电荷陷阱形成漏电通道，帮助FG中的电子流失，即陷阱辅助隧穿trap-assisted tunneling TAT。经过100k以上P/E循环后，烘烤过的Cell Vt分布出现明显的尾部，就来自SILC。
SILC隧穿的漏电流可以从Vt变化量来估算：
J=C_{cg-fg}*\Delta V_t/\Delta t实验上看，当Vt=2V时，场强约1.2MV/cm，漏电流密度很低。一旦场强增加到1.4MV/cm，漏电流会指数增长，表现出TAT隧穿的特点。
SILC依赖于Tox中缺陷是否激活。当缺陷激活时，TAT漏电较大，Cell变成尾部bits。当缺陷失活时，Cell又变回正常Bits，具有一定随机性。通过地址追踪尾部bits，进行二次测量，会发现有10%的Cell会变回正常bits，说明这种变化非常容易发生。部分tail bits在烘烤过程中，缺陷失活变为正常bits，Vt偏移停留在正常和尾部bits中间，被成为停止stop bits。
实验上，计数尾部bits数量随P/E循环的增长，反映出TAT漏电路径的产生随循环次数呈幂次关系。
