半导体学习笔记系列三·设备篇(上):刻蚀与离子注入
本文是”半导体学习笔记”系列第3章（关键半导体设备）的上篇。中篇将讲薄膜沉积，下篇讲测试与封装设备。一、芯片是”雕”出来的
很多人以为，造芯片最难的是光刻。这话不对，至少不全对。光刻确实很贵，一台EUV光刻机要十几亿人民币，运货的时候得派专机护送，比运大熊猫还隆重。但如果你看看半导体产线里各类工艺的价值占比，就会发现一个有意思的事实：刻蚀（Etching）占了22.7%，排在第一位；薄膜沉积（Thin Film Deposition）以22.4%紧随其后；而光刻（Lithography）只占18.6%，屈居第三。图4-1：各种工艺在泛半导体产线的价值比例说白了，光刻负责”画”图案，刻蚀负责”挖”图案。光刻机在晶圆表面投下精密的影子，刻蚀机则像一位微雕匠人，把不需要的材料一点一点剔掉，让图纸上的线条变成真实的沟槽和孔洞。没有刻蚀，光刻画出来的图案永远只是镜花水月。刻蚀的本质，是选择性去除。你想保留的地方，用光刻胶或者硬掩膜盖住；你想去掉的地方，暴露在刻蚀环境里，让化学试剂或者等离子体把它啃掉。这个过程听起来简单，做起来却要命——刻蚀深度得均匀，侧壁得垂直，不能伤到下面的材料，还得控制好选择比。一个28纳米制程的芯片，刻蚀工序可能要重复上百次，每一次都得恰到好处。图4-2：半导体设备分类半导体设备从宏观上分为三大类：晶圆制造设备、封装设备、测试设备。刻蚀机属于晶圆制造设备，和它同台竞技的还有光刻机、薄膜沉积设备、CMP设备、热处理设备等等。本章要聊的设备不少，我们分成上中下三篇。上篇先说刻蚀和离子注入——一个做减法，一个做改性，配合起来才能造出像样的晶体管。二、湿法刻蚀：化学泡澡
刻蚀分两大类：湿法（Wet Etching）和干法（Dry Etching）。我们先说湿法，因为它比较像人干的事。湿法刻蚀的原理，简单到近乎粗暴——把晶圆泡在化学试剂里，让酸把不需要的材料溶解掉。刻蚀硅或者氧化硅的时候，通常用硝酸（HNO₃）或者氢氟酸（HF）。晶圆往酸液里一丢，该溶解的溶解，不该溶解的留着，完事拿出来清洗甩干，齐活。图4-3：刻蚀工艺示意（刻蚀前→刻蚀过程→刻蚀后）与图4-4：湿法刻蚀这种工艺的优点很实在：设备简单、成本低廉、选择性好。什么叫选择性好？就是说酸液对不同的材料有明显的偏好，它乐意啃氧化硅，不太乐意啃硅，这样你就可以让它只刻蚀目标层，而不伤及下面的材料。像泡酸菜一样，泡菜水只酸白菜，不酸坛子。但湿法刻蚀有一个致命的毛病：各向同性（Isotropic）。各向同性是个什么概念？就是说酸液不光往下啃，还往横向啃。掩膜底下也不安全，酸液会偷偷从侧面渗透进去，在掩膜下方掏出一个圆弧形的凹槽。这个特性决定了湿法刻蚀只能做比较粗糙的图形，一旦线宽小于2微米，横向腐蚀就会让图形变得面目全非。还有别的问题。刻蚀过程中会产生气泡，气泡附着在晶圆表面，导致局部刻蚀不均匀。此外，强酸强碱的废液处理也是个头疼事——你不能直接倒进下水道，环保局会找上门。湿法刻蚀过程中挥发的化学气体对操作人员的健康也不友好。所以湿法刻蚀就像手工擀面——情怀满满，但产量上不去，精度也不够。到了1960年代末，半导体工艺往前一迈步，湿法刻蚀就跟不上了。人们需要一种更精细、更可控的刻蚀方式。干法刻蚀应运而生。三、干法刻蚀：等离子体的力量
干法刻蚀的历史，说来话不长。1965年，美国贝尔实验室和日本NEC公司开始琢磨用等离子体刻蚀硅。1974年，Plasma-Therm公司推出了第一台商业化干法刻蚀设备。1980年代，反应性离子刻蚀（Reactive Ion Etching，RIE）技术出现，让干法刻蚀的方向性和精度大幅提高。进入21世纪，随着晶体管尺寸缩到纳米级别，3D NAND、FinFET这些新结构层出不穷，干法刻蚀技术也在不断进化，迎接前所未有的挑战。等离子体是什么？课本上说它是物质的第四态——固态、液态、气态之后的一种存在形式。气体分子在高频电场中被电离，电子脱离原子核的束缚，形成一堆带电粒子：自由电子、正离子、负离子，还有一些化学活性很强的中性原子和自由基。这些粒子混在一起，既像气体一样能流动，又因为带电而能导电，还能在电磁场中被操控，用来做刻蚀再合适不过。图4-5：干法刻蚀基本原理（物理刻蚀+化学刻蚀）与图4-6：等离子体激发第一把叫物理刻蚀，也叫溅射刻蚀。等离子体中的正离子被电场加速，以很高的能量轰击晶圆表面，把材料原子像打台球一样撞飞出去。这种方式方向性极好，基本上是垂直打击，横向损伤很小。但缺点是选择性差——离子轰击不挑食，硅也打，氧化硅也打，光刻胶也打，容易误伤。第二把叫化学刻蚀。刻蚀气体被等离子体激发后，生成化学活性很强的自由基，这些自由基与晶圆表面的材料发生反应，生成挥发性的产物，然后被真空泵抽走。比如用氟基气体刻蚀硅，会生成四氟化硅（SiF₄），常温下是气体，很容易抽掉。化学刻蚀的选择性好，但方向性差——自由基会到处乱窜，横向也会反应。聪明的工程师们很快想到：为什么不把两者结合起来？用物理刻蚀提供方向性，用化学刻蚀提供选择性，各取所长，互补短板。这就是现代干法刻蚀的基本思路。反应性离子刻蚀（RIE）正是这种混合模式的代表——既有离子轰击的物理作用，又有自由基反应的化学作用，通过调节工艺参数来控制两者的比例，实现不同材料和图形的需求。干法刻蚀的过程通常包括三步：气体激发与等离子体形成、粒子轰击与材料反应、刻蚀气体与产物去除。整个过程在真空腔室里进行，气压控制在毫托级别，精密得像是给芯片做手术。四、三种干法刻蚀设备：各怀绝技
目前主流的干法刻蚀设备主要有三种：电容耦合等离子体刻蚀机（Capacitively Coupled Plasma，CCP）、电感耦合等离子体刻蚀机（Inductively Coupled Plasma，ICP）、以及硅通孔刻蚀机（Through-Silicon Via，TSV）。它们的基本架构类似，都包括真空系统、气体供应系统、等离子体激发源、反应腔室、传送系统和控制系统。但等离子体的产生方式不同，导致了各自的特点和应用场景。图4-7：CCP、ICP、TSV三种刻蚀机与图4-8：静电吸盘实物及结构CCP：老实人的选择
CCP刻蚀机的结构相对简单。它通过电容耦合的方式把射频功率传递到刻蚀腔体内，通常有两个电极——上电极和下电极，晶圆放在下电极上。射频电源加在电极之间，气体在电场作用下被电离形成等离子体。图4-9：静电吸盘电极设计与图4-10：CCP刻蚀机原理CCP的特点是能够产生较高能量的离子轰击，对于一些需要较大物理刻蚀作用的工艺比较适用——比如去除较厚的光刻胶、对硬度较高的介质材料进行快速粗加工。同时，CCP在大面积均匀刻蚀方面有一定优势，设备成本也相对较低。但CCP的等离子体密度不算高，刻蚀速率和选择比不如ICP，所以通常用于对精度要求不那么苛刻的场合。你可以把CCP想象成一个力气大但手有点粗的工人——搬重物没问题，绣花就不行了。值得一提的是，不管是CCP还是ICP，晶圆在刻蚀过程中都需要被牢牢固定在反应腔室里。这个任务由静电吸盘（Electrostatic Chuck，ESC）来完成。静电吸盘利用静电力吸附晶圆，相比于传统的机械夹持，它不会遮挡晶圆边缘，刻蚀均匀性更好。静电吸盘的电极设计分为单电极和双电极两种，双电极能产生更均匀的电场分布，吸附力更强，是目前的主流方案。吸盘内部还有循环冷却水通道和背氦（He）流道，用来控制晶圆的温度——刻蚀过程中等离子体会加热晶圆，温度控制不好，刻蚀精度就会大打折扣。ICP：精密手术刀
ICP刻蚀机的核心区别在于等离子体的激发方式。它不是通过电极间的电容耦合，而是把射频电源的能量经由电感线圈，以磁场耦合的形式传入反应腔内部，从而产生等离子体。图4-11：电感耦合等离子体刻蚀机原理图与图4-12：TSV刻蚀机结构示意图这种方式可以产生高密度的等离子体，刻蚀速率高，选择性好，而且离子能量和等离子体密度可以独立调控，工艺窗口更宽。ICP在深刻蚀和高选择性刻蚀中发挥着重要作用，广泛应用于3D IC等高精度、多层薄膜的加工。ICP就像是一位外科医生，手稳、眼准、下刀有分寸。刻几十微米深的沟槽，侧壁垂直度能控制得很好；刻多层薄膜之间的选择性也能做得很高，不伤及下面的材料。打个比方，你要在氧化硅上面刻硅，ICP可以做到只刻硅、基本不动氧化硅——这种”挑食”的能力，CCP是做不到的。实际生产中，工程师会根据工艺需求在CCP和ICP之间做选择。去厚胶、做初步平坦化、刻玻璃基板上的薄膜，CCP够用还便宜；但要做3D IC的深沟槽、刻FinFET的鳍片结构、加工高精度微纳器件，那就得上ICP。选设备跟选工具一样，合适的才是最好的，没必要杀鸡用牛刀。TSV：钻深孔的能手
TSV刻蚀机的使命很专一——在硅片上钻高深宽比的通孔，用于3D封装中的芯片堆叠和互联。图4-13：Bosch工艺TSV最具代表性的工艺是Bosch工艺。它采用两步循环：先用SF₆气体进行等离子体刻蚀，往深处挖；然后用C₄F₈气体生成钝化膜保护侧壁；再刻蚀、再钝化，循环往复。通过这种交替刻蚀和钝化的方式，可以实现深宽比大于10:1的硅通孔。TSV刻蚀对设备有特殊的要求。它的偏压源通常采用低频，给等离子体提供较高能量以提升深宽比；气体流量控制需要快速响应，具有匀速渐变控制功能；控压阀需要在一两秒内完成压力调节。这些特殊要求使得TSV刻蚀机在射频电源频率、质量流量控制计和控压阀方面与ICP机台有所差异。不同刻蚀设备的应用领域汇总
目前国内在TSV刻蚀领域进步很快。北方华创、中微公司、邑文科技等企业推出的等离子刻蚀机，可实现高深宽比刻蚀，满足绝大多数生产工艺需求，在侧壁形貌控制、均匀性和刻蚀选择比方面都有不错的表现。刻蚀设备市场长期被国外巨头把持。泛林集团（Lam Research）占约47%，东京电子（TEL）约27%，应用材料（Applied Materials）约17%。三家加起来超过90%。国内的中微公司和北方华创正在追赶，中微的7纳米等离子刻蚀机已经在国际顶级芯片产线上量产，北方华创在硅和介质材料刻蚀方面也取得了突破。路还长，但总算有了起步。五、离子注入：给硅片”打针”
说完了刻蚀——减法工艺的扛把子——我们再来聊聊离子注入（Ion Implantation）。如果说刻蚀是”挖”，离子注入就是”打”：把掺杂离子加速到一定能量，打进硅片内部，改变硅的电学性质。早年间，半导体掺杂靠的是热扩散。把硅片放在高温炉里，周围通上掺杂源气体，杂质原子靠热运动慢慢渗透到硅里面去。这种方式的缺点是显而易见的：掺杂浓度和深度都很难精确控制，高温过程还可能引入缺陷，而且横向扩散严重，做不了精细图形。离子注入技术的出现，彻底改变了这个局面。它起源于20世纪30年代，最初是物理学家用来模拟核辐射损伤的实验手段。1954年，离子注入首次被提出用于半导体的掺杂工艺。1962年，德州仪器公司第一次把离子注入用到晶体管制造工艺中，标志着这项技术正式进入半导体产业。离子注入的核心优势在于精确可控。你可以精确控制注入的能量，从而决定杂质的深度；精确控制注入的剂量，从而决定杂质的浓度；还可以通过质量分析器筛选出特定的离子种类，只注入你想要的杂质。注入误差可以控制在2%以内，这是热扩散根本做不到的。图4-14：离子注入原理离子注入的过程大致分为四步：离子生成、离子加速、离子注入、晶格修复。第一步，离子源把掺杂源气体电离，生成带正电的离子。常用的离子源包括气体放电源和等离子体源。第二步，离子在电场作用下被加速到所需的能量，通常在几十到几百千电子伏（keV）之间。第三步，高能离子束轰击晶圆表面，逐渐失去能量，最终停留在硅片内部的特定深度。第四步，由于离子的高速撞击会在硅晶格中造成损伤，需要进行后续的高温退火处理，一方面修复受损的晶格结构，另一方面激活掺杂元素，让它们进入半导体晶格中成为有效的载流子。图4-15：重离子和轻离子造成的材料损伤图当然，离子注入也有它的代价。入射离子会造成晶格损伤，这种损伤在某些情况下无法完全消除。而且离子注入机结构复杂、价格昂贵，单台造价从数百万美元到数千万美元不等，不是一般小企业能买得起的。从事离子注入机研发和制造的公司在国际上数量稀少，相关人才也十分匮乏。从投资启动到最终实现生产销售，通常需要数年时间。离子注入机的五脏六腑
一台离子注入机，主要包含以下几个子系统：离子源（Ion Source）、分析器磁铁（Analyzing Magnet）、加速系统（Accelerating System）、聚焦系统（Focusing System）、靶室（Target Chamber）、真空系统（Vacuum System）、以及控制系统（Control System）。图4-16：离子注入设备结构工作流程是这样的：离子源把掺杂原子电离；分析器磁铁利用磁场把不同质量的离子分开，只让目标离子通过——这就像一个离子分拣机，确保注入的离子种类纯净；加速系统给离子加速到指定能量；聚焦系统把离子束聚得细细的；最后离子束打在晶圆上。为了让整片晶圆都能均匀注入，还需要扫描系统——要么是离子束扫描，要么是晶圆移动，总之要让离子束覆盖到每一个角落。离子注入有三个关键参数值得记住：能量、剂量和射程。能量决定注入深度。能量越高，离子打得越深。低能注入（几keV到几十keV）适合做浅结，比如先进CMOS的源漏扩展区；高能注入（几百keV以上）可以深入硅片内部，形成阱区。剂量决定掺杂浓度，单位面积注入的离子数越多，浓度越高。射程则是离子在材料中行进的最大深度，取决于离子种类、能量和被注入材料的性质。根据离子束能量和束流大小的不同，离子注入机分为三类：低能大束流离子注入机（束流能量小于120 keV，离子束电流大于10 mA，适合做源漏注入和多晶硅栅极注入）；高能离子注入机（束流能量超过200 keV，适合做深埋层注入）；以及中低束流离子注入机（介于两者之间，适合做轻掺杂漏区和Smart Cut等工艺）。离子注入在半导体/光电子/新能源领域的应用
应用：不只是硅芯片
离子注入最传统的应用是半导体制造中的掺杂工艺。CMOS晶体管的源漏极、阱区、沟道掺杂，都要靠离子注入来精确控制。具体来说，阱区（Well）的形成通常需要高能硼或磷离子注入，在硅衬底中构建P型或N型的掺杂区域；源漏极（Source/Drain）的掺杂则用低能大束流注入，形成超浅结以抑制短沟道效应；沟道（Channel）区域也需要通过精确剂量控制的离子注入来调节阈值电压。在低于7纳米的先进工艺节点中，离子注入可以精确控制浅结深度和浓度分布，还能通过局部掺杂改变晶格常数，制造应变硅结构以提升载流子迁移率。在存储芯片领域，DRAM的存储电容接触区需要砷离子注入形成重掺杂区；NAND Flash的浮栅层掺杂和垂直沟道掺杂，也都离不开离子注入。功率半导体方面，除了SiC器件，氮化镓（GaN）功率器件的源漏掺杂和高阻隔离，同样需要离子注入技术的支持。碳化硅（SiC）功率器件是近几年的热点。在SiC MOSFET制造中，需要通过铝离子注入形成P型掺杂区，在特定区域注入氮离子形成N型导电区。SiC的晶格比硅硬得多，离子注入的难度更大，但它是制造高压功率器件的关键一步。光电子器件也离不开离子注入。VCSEL（垂直腔面发射激光器）通过离子注入精确控制注入深度，形成氧化绝缘层，增强电流限制和效率。显示面板中的薄膜晶体管（TFT），也要用离子注入来形成氧化物半导体薄膜的活性层。新能源领域同样有它的身影。高效太阳能电池的掺杂和能带工程设计、锂电池电极材料的改性，都可以借助离子注入来实现。说白了，只要是需要精确控制材料表面或体内成分和电学性质的场合，离子注入就有可能派上用场。展望未来，离子注入技术还要应对不少挑战。3纳米以下的先进工艺要求超浅结的结深控制在5纳米以内，这需要超低能（小于500 eV）注入技术的发展。2纳米节点的GAA（Gate-All-Around）晶体管对侧壁掺杂均匀性提出了新的要求。宽禁带半导体如SiC和GaN的普及，也需要离子注入工艺不断优化。此外，二维材料如石墨烯、MoS₂的原子级精度注入，更是给这项技术开辟了新的想象空间。六、从”雕”到”打”的工艺哲学
刻蚀是减法——从整块材料中剔去不需要的部分，像雕刻家从石头里解放出雕像。离子注入是改性——不改变材料的宏观形貌，只改变其内部的电学性质，像中医针灸，针扎进去，经络就通了。一个 sculpt，一个 dope，一个是宏观结构的塑造，一个是微观性质的调控。两者配合，才能造出那些比头发丝还细几千倍的晶体管，才能让数十亿个电子在纳米尺度的通道里井然有序地奔跑。半导体制造的本质，是在原子级别上操控物质。刻蚀机挖掉几十纳米宽的沟槽，离子注入机把杂质原子精准地放在某个深度——这些操作精确到让人类工程师的骄傲显得有点可笑。我们花了几十年的时间，才学会在硅片上雕出像样的图案；而大自然早在几十亿年前，就用碳原子搭建出了DNA的双螺旋结构。但这正是技术的迷人之处。我们不是大自然，我们没有几十亿年的时间，我们只有几十年，几个人，几台设备，和一腔不服输的劲头。从贝尔实验室的第一台等离子体刻蚀设备，到今天中微公司的7纳米刻蚀机进入国际产线——这几十年的路，走得不容易，但走得值得。中篇我们聊薄膜沉积——给芯片”穿衣服”的艺术。毕竟，挖好了沟槽、打好了针，总得给芯片披上合适的薄膜外衣，才能让它在电流的世界里安全地运转。
