NAND flash 学习笔记 (18)-读干扰Read disturb

下面学习读干扰Read disturb相关的可靠性问题。与数据保持能力类似，读干扰的可靠性也要从原始误码率Raw bit error rate (RBER) 来评估。在读操作中，未选择的WL会施加V_passR的电压，使Cell打开，但也同时受到读干扰导致Vt变化。其中的机理是高电压驱动SILC电子进入FG，或者填充进Tox间的电荷陷阱。读干扰影响最大的是擦除状态Cell，因为这些Cell的Tox上施加的电场最强。

俘获电子释放和SILC

读干扰导致的误码率会随着P/E循环的增加而变差。原因是P/E循环逐渐在Tox中产生SILC通路，且产生了更多的电荷陷阱。

为了加速读干扰可靠性测试，我们会适当提高V_passR电压，观察随读干扰时间增长，Vt的变化速率。

Vt漂移，一方面来自SILC，漏电流可用Vt变化量来估计：

另一方面来自Tox中俘获电荷的变化，所以漏电流分成两部分，一部分是稳态漏电流来自FG电荷损失，另一部分是会衰减的漏电流来自俘获电荷。

在读干扰测试初期，漏电流迅速衰减（衰减区域），这部分来自俘获电荷的变化。之后，漏电流进入较稳定的区间，由SILC主导。两个区域的分界点被称为边界时间boundary time。

容易预料，增加P/E循环次数，Tox中的电荷陷阱变多，所以衰减区间的漏电流增强。

需要注意的是，衰减区间的Vt漂移量与CG上施加的电压Vcg无关，只有0.1V。因此，读干扰主要还是由稳定区间决定，改善的目标在于减小SILC导致的电荷损失。

高温下操作会恶化读干扰，125°下漏电流增大3倍。这也可以用来加速可靠性测试。相反，边界时间减小，说明俘获电荷的变化也在高温下加快，但总量不变。

写/擦方法的影响

前面说过，读干扰的机制来源于P/E循环产生的SILC通路和电荷陷阱。因此，P/E方法也会影响读干扰可靠性能。我们对比三种脉冲应力波形。

实验结果显示，双向应力后SILC比其他两种应力小一个量级。这个结果表明SILC相关的缺陷、应力、俘获电荷，可以被反向的FN隧穿过程中和，是一种提高读干扰和数据保持能力的方法。

再对比两种P/E方法，一是双向FN隧穿技术，二是沟道热电子CHE写入加FN隧穿擦除（NOR常用）。

结果很明显，CHE写入方法在数据保持阶段，存储的电荷迅速衰减。而双向FN方法的衰减得到很大改善，数据保持时间增大了10倍。这个结果符合前面的机理描述。采用双向FN隧穿方法，可以更好的实现低电压写入/擦除操作，并获得更佳的Cell微缩效果。

读干扰的热电子注入机制

除了上面讲的SILC和俘获电荷机制外，热电子注入也是导致读干扰可靠性恶化的机制。如果未选择的Cell String发生意外升压，就可能造成热电子注入。

在读取操作时，部分String应WL2-31上V_passR电压升压，观察下图TCAD电势曲线。此时被选择Cell的源/漏之间出现很大的电势差，足以驱动热电子注入到相邻FG中，发生干扰。追踪WL2的Vt漂移可以看到，V_WL1=0.5V和1.8V时，Vt偏移很严重。当V_WL1=3.6V时，WL1已经开启，S/D电势差消失，所以WL2不发生Vt漂移。同样，当WL1处于较高写入态时，不易开启，所以热电子注入的干扰更严重。